2005年度  SoC設計技術B−LSI設計編−(STARC寄附講座)
授業計画

対象:CS3年、電気4年、及び大学院理工学研究科(共通科目)

最新情報

2006.1.24

「SoC設計技術C(STARC寄附講座)修了証」が出来ました。柳澤研究室(55号館 N棟 6階03A室)で本日(1月24日)より配布しますので取りに
来てください。渡す際に学生証で本人確認をしますので、学生証を忘れないように注意してください。期限は特には設けませんが、早めに取りに来てください


柳澤研では「SoC設計技術B修了証」も配布しています。「SoC設計技術C修了証」を取りに来たことを明確に言ってください。「SoC設計技術B修了証」を取りに来ていない人は同時に持って行ってください。

なお、「SoC設計技術A修了証」の発行は2月下旬以降になります。


2005.9.5 実習日程を掲載:

「SoC設計技術B」実習日程
実習の日程は以下のとおりです。

* 日程:9月12日〜9月16日 10:30〜16:10
* 会場:55号館S棟2階第3会議室(明治通り側)

実習は毎日午前10:30に集合、終了予定時刻は午後4:10です。
ただし、作業工程の進み方によっては延長されることがあります。

初日は会場に着き次第、「HDL Endeavor VHDL」を返却してもらいますので、
早めに来てください。

2005.7.10 9月実習の受講可否について申込みをした皆さんに電子メールで返信していますが、万一、届いていない人がいましたら、申込み先まで至急連絡をください。

2005.6.28 本日の課題を掲載しました。
2005.6.21 本日の課題を掲載しました。
2005.6.17 出席状況、レポート提出状況表示システムが新しくなりました。いつでも最新の情報が確認できます。

9月実習(9/12〜16)(Bコース専用)受講者募集開始−締切6月24日(金)
SoC設計技術Bに付属する実習の募集を開始しました。 実習は、9月12日〜16日の5日間実施し、合計22.5時間の予定。

受講申し込み方法
締切までに、soc-seminar@yanagi.comm.waseda.ac.jp 宛にSubject(件名)を「SoC-B実習希望:学籍番号-CD 氏名」(例:SoC-B実習希望:1G03R001-1 早稲田太郎)として電子メールを送ってください(本文は不要です)。
必ずwaseda-netのIDから電子メールを送信のこと。 予定定員を超えた場合は、これまでのレポートの成績を基準に選考し、7月5日(予定)に受講者を発表します。 本受講は単位には一切関係がありませんが、単位取得者に発行される修了証には本実習の受講の有無が記載されます。
(注意) Aコース、Cコース用の実習とは内容が異なります。

2005.6.07 7日の課題を掲載しました。
2005.5.31 31日の課題を掲載しました。
2005.5.27 17日の課題を掲載しました。
2005.5.10 本日の課題を掲載しました。
2005.4.26 本日の課題を掲載しました。

2005.4.20 SoC設計技術Bの追加登録について
 定員に余裕があるため、(学部)WEBでの科目登録(〜 4月25日15:00)、
 (大学院)第2次登録(4月25日(月) 〜 26日(火) )を受け付けています。
 なお、WEBでの科目登録時に科目名で検索できない場合は、前期、専門選択、
 コース共通などの条件で検索してみてください。

2005.4.20 4/19の課題を掲載しました。
2005.4.05 通常の科目登録日に登録をしてください。なお、定員(220名)を超えた場合は、抽選となります。
2005.4.05 本ページを開設。本講義は5限と6限を使用していますが、以下のスケジュールに示しますように変則的な実施で合計15コマとなっています。

授業日程(火曜5,6限 56−103) 2004.4〜2004.7 
+ オプション:実習(9月12日〜16日(予定))

以下に授業の進め方の目安を示します。 なお、それぞれの回の内容は多少変わる可能性があります。 また、今後、以下の内容が変更される場合もあります。 なお、実際の授業の進捗状況によって、各回の授業内容が変わることもあ りますが、その場合には、実際の授業を優先させます。 
日付 連絡事項 5限 6限 備考
4月12日 A1,A2章 風見先生
「あらゆるところに使われているSoC」
1.1 SoCってなんだろう
1.2 あらゆるところに使われるSoC
1.2.1 携帯電話
1.2.1.1 携帯電話の動向
1.2.1.2 携帯電話の構造
1.2.1.3 携帯電話の全体像
1.2.2 カーエレクトロニクス
1.2.2.1 情報系の動向
1.2.2.2 制御・安全系の動向
1.2.2.3 ボディ系の動向
1.2.2.4 カーエレクトロニクスの全体像
1.2.3 デジタル家電
1.2.3.1 DVDの動向
1.2.3.2 デジタルカメラの動向
1.2.3.3 デジタルテレビの動向
1.2.3.4 デジタル家電の全体像
1.3 SoCの将来像
2.1 アナログ家電(従来)とデジタル家電の違いを考えてみる
 デジタル家電とは何であろう?
 家電にとってアナログとは何であろう?
 家電にとってデジタルとは何であろう?
 アナログ家電とデジタル家電の違い
2.2 DVDはなぜ動くのか?
2.2.1 DVDの仕組み
  全体構成図
2.2.2フロントエンドの話
光ディスクからピックアップ処理 
  8−16変調
2.2.2.1 ECCのお話
2.2.2.2 バッファリングの話
2.2.3 バックエンドの話
  DCT変換
  フレーム間動き補償予測
2.3 SoCの役割(纏め)
  DVDの全体構成
  SoCの一般的構造
  家電とコンピュータのデジタルの意味の違い
  纏め
A3章 風見先生
「SoCはどのよに作られるのか?−SoCアーキテクトの必要性」
3.1 SoCとは何であろうか(設計する立場で考える)
3.2 SoCはどのように作られるか
3.3 システム規模の増大がもたらす課題
3.4 求められるSoCアーキテクトの出現と課題の解決策
3.4.1 SoCアーキテクトとは何だろう?
3.4.2 仕様の作成と新しい開発環境
3.4.3 SoCアーキテクチャ設計と新しい開発環境
3.5 SoCはどのように作られるか(SoCアーキテクトの役割)
本日の課題はありません。
4月19日 B1,2章 三木先生
「システムLSIとは」
1.1 システムLSIとは何か
1.2 システムLSIへの変遷
1.3 システムLSIの役割
1.4 高集積度化・微細化と問題点
1.5 本書の目的と構成
「システムLSI設計フロー」
2.1 システムLSI実装の種類
2.2 システムLSIの設計手順
2.3 設計技術動向
補足資料:
STARCテキストの全体構成 と 「LSI設計」編の狙い/章構成  
4月26日 B3章(1) 服部先生
「システムLSI構成要素 --IP活用の観点から--」
3.1 マイクロプロセッサIP
3.1.1 マイクロプロセッサIPの定義
3.1.2 選択基準
3.1.3 汎用プロセッサコア(SuperH)
3.1.4 専用プロセッサコア(D10V)
3.1.5 コントローラプロセッサコア(H8S)
3.2 メモリIP 
3.2.1 メモリIPとは?
3.2.2 主要なメモリIP
3.2.3 メモリIPの選択基準
3.2.4 メモリIPの制御
B3章(2) 服部先生
3.3 システムLSIのバス・インタフェース 
3.3.1 バス・インタフェースの種類
3.3.2 バス トランザクション
3.3.3 Multi Layer バス
3.4 IPを活用したシステムLSIの例
3.4.1 携帯電話向けアプリケーションプロセッサ
3.4.2 携帯電話用システムLSI
3.4.3 デジタルTV用システムLSI  
5月10日 B4章(1) 若林先生
「機能・論理設計」
4.1 動作記述とRTL記述
4.2 動作合成(1) 原理編
4.2.1動作合成の意義
4.2.2動作合成の基礎
4.2.3動作合成のアルゴリズム
B4章(2) 若林先生
4.3 動作合成(2) 応用編
4.3.1 やや高度な合成技法 
4.3.2 アーキテクチャ探索
4.3.3 ハードウェア向きアルゴリズム
4.3.4 人手スケジューリング
4.3.5 人手設計と動作設計の回路の差異
4.3.6 設計事例による動作合成の効果
5月17日 B4章(3) 若林先生
4.4 論理合成
4.4.1 順序回路生成
4.4.2 組み合わせ回路最適化
4.4.3 論理合成ツール
B5章 若林先生
「機能・論理検証」
5.1 機能・論理検証概要
5.2 機能・論理検証方式
5.3 動作合成と検証
5.4 検証方式の比較
5月24日 休講
5月31日 B6章(1) 山本先生
「レイアウト設計」
6.1 モジュールの種類とレイアウト方式
6.2 モジュールのレイアウト
6.3 モジュールのライブラリ
B6章(2) 山本先生
6.4 チップのレイアウト
6.5 フィジカル設計検証
6.6 DFM(Design For Manufacturing)技術
6.7 まとめと今後の課題
6月7日 B7章 齋藤先生
「タイミング検証」
7.1 LSIにおける遅延時間の算出手法
7.2 同期設計とタイミング問題
7.3 タイミング検証手法
7.4 レイアウト設計とタイミング最適化手法
7.5 ディープサブミクロンにおけるタイミング検証
6月14日 休講
6月21日 B9章 吉田先生
「テスト容易化設計」
9.1 テスト容易化設計の必要性
9.2 テスト容易化設計
9.2.1 テスト容易化設計手法
9.2.2 スキャンテスト手法
9.2.3 バウンダリスキャン
9.2.4 BIST法
9.3 コアベースシステムのテスト
9.3.1 コア分離テスト手法
9.3.2 ダイレクトアクセス方式
9.3.3 テストバス方式
9.3.4 バウンダリスキャン方式
9.3.5 コアテスト標準化
9.4 SoCのためのテスト戦略
9.5 今後の課題  
6月28日 B8章(1) 宇佐見先生
「低消費電力設計」
8.1 低消費電力設計は なぜ必要か
8.2 SoCの内部構造 − 電力を食うのはどの部分か −
8.3 CMOSにおける電力消費の基礎
8.4 設計フローと低消費電力化のポイント
8.5 論理合成での低消費電力手法
B8章(2) 宇佐見先生
8.6 RTL設計での低消費電力手法
8.7 アーキテクチャレベルの低消費電力設計
8.8 消費電力の解析
8.9 低消費電力設計: 人手と自動設計のすみ分け
8.10 低消費電力化技術の向かう方向 と課題
7月05日 休講
7月12日 休講

実習(受講は希望者:ただし、修了証には受講有無が記載されるので注意)
−実施時間帯は別途連絡−
題材:DVD設計
合計時間数22.5時間
9月12日〜9月16日に実施予定


課題
 
出題日
先生
課題内容
4/19 三木 p46.演習課題(1), p48.演習課題(4)
4/26 服部 p40.演習課題3.3,p40.演習課題3.4
5/10 若林 B4章(2): p55.演習課題1, p56.演習課題2, p58.演習課題4, p59.演習課題5
5/17 若林 B4章(3) p.65 演習問題4, B5章 pp.70-72 演習課題5
5/31 山本 B6章(2) p.72 演習問題1, p.73 演習問題2(補足資料1,補足資料2), pp.75-76 演習問題5
6/7 齋藤 B7章 p.54 演習問題1, p.56 演習問題3, p.58 演習問題5
6/21 吉田 B9章 p.57 演習問題(1)-1,3 p.58 演習問題(2)-5
6/28 宇佐見 B8章(2) p.65 演習問題1, p.67 演習問題3, p.69-70 演習問題5

(*)この印がついている課題につては、レポートを別々に作成し, それぞれに対応するレポートボックスに提出すること。

講義に関するその他の情報
本講義の概要

 本講座はSTARC寄附講座であり(*)、電気4年、通信3年、情報3年、及び理工学研究科に設置されている。本講座では、高度情報化社会で重要な役割を果たすマルチメディア信号処理を核とする情報端末システムのハードウェア開発者ばかりか、システム開発者、ソフトウェア開発者を目指す人達のために、最適なシステムソリューションを追求するための方法論を論じ、複雑さに屈しない思考力と洞察力を修得することを目指す。
 「SoC設計技術A」では、チップ上でのシステム構築における高位設計手法、「SoC設計技術B」では、画像圧縮等、より実践的なシステムに密着した実装設計手法に関する基礎知識を修得する。講師は、授業計画に示す各章毎に、当該分野の最先端で活躍されている人を起用している。なお、単位取得者には半導体理工学研究センターより修了証が授与される予定。

*(株)半導体理工学研究センター(Semiconductor Technology Academic Research Center):1995年12月に設立された民間会社で、大手半導体メーカ11社(富士通株式会社、松下電器産業株式会社、NECエレクトロニクス株式会社、沖電気工業株式会社、株式会社ルネサステクノロジ、ローム株式会社、三洋電機株式会社、セイコーエプソン株式会社、シャープ株式会社、ソニー株式会社、株式会社東芝 )により運営されている。開発部では特に設計関連の専門家が高位設計環境等の開発に取り組む一方、研究推進部では国内の大学等の研究機関から半導体技術に係わる共同研究テーマを毎年公募し有数なテーマを選択して、資金的な援助と共に客員研究員を派遣し、研究強化と若手研究者の育成を進めている。(詳しくは http://www.starc.or.jp を参照)


「SoC設計技術A」「SoC設計技術B」「SoC設計技術C」各科目の狙い

A. システム設計

  1. システム開発者からみて魅力の高い(高性能、低コスト、高信頼)SoCを設計できるようにする。 
  2. 性能/コストの視点からSWとHWの最適な組み合わせのシステムを構成できる技術を身につける。
  3. 抽象度の高い設計記述言語を用い、システムの検証を早期に行うことで、高品質なSoCを、効率よく設計できるようにする(設計生産性:10倍以上向上)。


B. LSI設計

  1. SoC設計者としてレイアウト設計の現状と難しさを理解して、どの様な対応・工夫をすれば、レイアウト設計も考慮に入れた最適なSoCが設計できるかを理解させる。
  2. LSI設計の基礎をなすマイクロアーキテクチャと論理設計の基礎/高付加価値技術の基礎(消費電力+テスト設計)、ならびにレイアウト設計より構成する。


C.組込みSW設計

  1. SoC設計者として、組込みSWがHWをどう扱うかを知ってもらい(これでHWとSWの接点が理解できる)、システムから見て最適にSoCを設計できるようにする。
  2. 技術内容:SoC設計者として、SWについては少なくともこれくらいは知っておくべき組込みSWの基礎とする。
本ページの著作権と使用許諾条件

Copyright (C) SoC設計技術運営委員, WASEDA University. 2001-2005. All rights reserved.
Hayato YAMANA / yamana@yama.info.waseda.ac.jp